Skip to content

CongHong/SDAccel-Tutorials

 
 

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

82 Commits
 
 
 
 
 
 

Repository files navigation

Read this page in other languages:中文

2018.3 SDAccel™开发环境教程

查看其他版本

Beginner

Tutorial Kernel Description
Getting Started with RTL Kernels RTL 本教程演示了如何使用SDAccel环境将RTL内核编程到FPGA中,并使用通用开发流程构建硬件仿真。
Getting Started with C/C++ Kernels C 本教程演示了如何使用SDx™开发环境,用GUI构建基于OpenCL™的基本设计,并学习一些性能分析和优化的功能。

Intermediate

Tutorial Kernel Description
Mixing C and RTL C and RTL 本教程演示如何使用包含RTL和OpenCL™内核的应用程序来熟悉SDAccel™环境流以及各种设计分析功能。
Using Multiple Compute Units C and RTL 本教程演示了灵活的内核链接过程,以增加FPGA上的内核实例数量,从而提高组合主机 - 内核系统的并行性。
Host Code Optimization C and RTL 本教程演示如何将主机代码优化技术应用于您的设计。
Using Multiple DDR Banks C and RTL 本教程演示了如何使用多个DDR可以改善内核和全局内存之间的数据传输。

Advanced

Tutorial Kernel Description
Controlling Vivado Implementation RTL 本教程演示了在实现项目时如何控制Vivado®工具流程。

Copyright© 2019 Xilinx

About

SDAccel开发环境教程

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published

Languages

  • C++ 47.7%
  • SystemVerilog 37.4%
  • Verilog 8.9%
  • C 2.2%
  • Makefile 2.2%
  • Objective-C 1.1%
  • Python 0.5%